스위칭 손실을 저감하고 전류원을 갖는 플라즈마용 펄스 전원 장치(Plasma pulse power supply with current source for reducing the switching loss)

카테고리 없음

스위칭 손실을 저감하고 전류원을 갖는 플라즈마용 펄스 전원 장치(Plasma pulse power supply with current source for reducing the switching loss)

좌절하지말자 2018. 3. 28. 21:14

(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2011년07월12일
(11) 등록번호 10-1048646
(24) 등록일자 2011년07월06일
(51) Int. Cl.

H05H 1/36 (2006.01)
(21) 출원번호 10-2009-0069600
(22) 출원일자 2009년07월29일
심사청구일자 2009년07월29일
(65) 공개번호 10-2011-0012057
(43) 공개일자 2011년02월09일
(56) 선행기술조사문헌
JP2009005498 A
(73) 특허권자
이엔테크놀로지 주식회사
경기도 군포시 당정동 522 에스케이벤티움 102동
1101호
(72) 발명자
김동성
경기도 군포시 당정동 522 에스케이벤티움 102동
1101호
최문규
경기도 군포시 당정동 522 에스케이벤티움 102동
1101호
(뒷면에 계속)
(74) 대리인
특허법인화우
전체 청구항 수 : 총 6 항 심사관 : 정종한
(54) 스위칭 손실을 저감하고 전류원을 갖는 플라즈마용 펄스 전원 장치
(57) 요 약
본 발명은 플라즈마용 펄스 전원 장치에 관한 것으로서, 좀 더 구체적으로는 전류원을 갖고 스위칭 손실을 최소
화하기 위한 보조부를 갖는 펄스 전원 장치에 관한 것이다.
본 발명에서는, 정류부에서 출력되는 신호를 필터링하기 위해 인덕터(L)와 콘덴서(C)로 구성된 필터부와; 상기
필터부의 콘덴서(C)에 병렬로 연결되고, 콘덴서(Czvs)와 인덕터(Lzvs)의 직렬 공진 회로로서 상기 콘덴서(Czvs)
와 상기 인덕터(Lzvs) 사이에 스위치(SWzvs)가 추가되어 있는 스위칭 손실 저감부와; 4 개의 스위칭 소자가 H 브
리지 형으로 형성되고, 제어부의 스위칭 제어 신호에 따라 상기 필터부에서 출력된 신호를 펄스 신호로 변환하여
출력하는 펄스 출력부와; 상기 스위칭 손실 저감부의 하부 단자와 상기 펄스 출력부의 하부 단자 사이에 직렬로
연결되는 전류원과; 상기 콘덴서(Czvs)와 상기 스위치(SWzvs) 사이의 제1 노드와 상기 전류원과 상기 펄스 출력
부 사이의 제2 노드 사이에 형성된 다이오드(DBLK)와; 상기 스위칭 손실 저감부 및 상기 펄스 출력부의 스위칭
동작을 제어하기 위한 제어부;를 포함하는 펄스 전원 장치가 제시된다.
대 표 도 - 도3
등록특허 10-1048646
- 1 -
(72) 발명자
한희민
경기도 군포시 당정동 522 에스케이벤티움 102동
1101호
서광덕
경기도 군포시 당정동 522 에스케이벤티움 102동
1101호
등록특허 10-1048646
- 2 -
특허청구의 범위
청구항 1
입력되는 교류 신호를 정류하는 정류부와;
상기 정류부에서 출력되는 신호를 필터링하기 위해 인덕터(L)와 콘덴서(C)로 구성된 필터부와;
상기 필터부의 콘덴서(C)에 병렬로 연결되고, 콘덴서(Czvs)와 인덕터(Lzvs)의 직렬 공진 회로로서 상기 콘덴서
(Czvs)와 상기 인덕터(Lzvs) 사이에 스위치(SWzvs)가 추가되어 있는 스위칭 손실 저감부와;
4 개의 스위칭 소자가 H 브리지 형으로 형성되고, 상기 스위칭 손실 저감부와 병렬 연결되고, 제어부의 스위칭
제어 신호에 따라 상기 필터부에서 출력된 신호를 펄스 신호로 변환하여 출력하는 펄스 출력부와;
상기 스위칭 손실 저감부의 하부 단자와 상기 펄스 출력부의 하부 단자 사이에 직렬로 연결되는 전류원과;
상기 콘덴서(Czvs)와 상기 스위치(SWzvs) 사이의 제1 노드와 상기 전류원과 상기 펄스 출력부 사이의 제2 노드
사이에 형성된 다이오드(DBLK)와;
상기 스위칭 손실 저감부 및 상기 펄스 출력부의 스위칭 동작을 제어하기 위한 제어부를 포함하고,
상기 제어부는 상기 펄스 출력부의 4개의 스위칭 소자가 동시에 단락되는 순간에 상기 스위칭 손실 저감부의 스
위치가 일정 시간 동안 On 되도록 제어하는 것을 특징으로 하는 펄스 전원 장치
청구항 2
제 1항에 있어서,
상기 다이오드(DBLK)는 상기 제1 노드에 애노드가, 상기 제2 노드에 캐소드가 연결되는 것을 특징으로 하는 펄스
전원 장치.
청구항 3
삭제
청구항 4
제 1항에 있어서,
상기 일정 시간은 상기 펄스 출력부의 출력이 일시 중지되는 시간보다 짧고, 상기 스위칭 손실 저감부의 직렬
공진 회로의 공진주파수의 주기와 같은 것을 특징으로 하는 펄스 전원 장치.
청구항 5
제 1항에 있어서,
상기 전류원은 인덕터인 것을 특징으로 하는 펄스 전원 장치.
청구항 6
제1 항에 있어서,
상기 펄스 출력부의 스위칭 소자 및 상기 스위칭 손실 저감부의 스위치는 전계효과트랜지스터(FET)인 것을 특징
으로 하는 펄스 전원 장치.
청구항 7
제 1항에 있어서,
상기 스위치(SWzvs)가 On 상태인 경우에는 상기 인덕터(Lzvs)에서 상기 콘덴서(Czvs) 방향으로 전류가 흐르고,
상기 스위치(SWZVS)가 Off 상태인 경우에는 상기 다이오드(DBLK)를 통해 전류가 흐르는 것을 특징으로 하는 펄스
전원 장치.
등록특허 10-1048646
- 3 -
명 세 서
발명의 상세한 설명
기 술 분 야
본 발명은 프라즈마용 펄스 전원 장치에 관한 것이다. 좀 더 자세하게는 출력 전류를 펄스형에 가깝게 출력할[0001]
수 있도록 전류원을 갖고, 출력단에서의 스위칭 손실을 최소화하도록 하는 펄스 전원 장치에 관한 것이다.
배 경 기 술
종래에는 고주파 스위칭 인버터의 자체의 스위칭 손실에 대하여만 관심이 이루어졌으며 전류원을 가지는 인버터[0002]
일 경우 OFF시 발생하는 고전압에 대한 OFF 손실에 대하여는 관심을 갖지 않았다.
특히, 전류원을 갖는 고주파 펄스 전원 장치에 대하여는 스위칭 Off시 발생하는 스위칭 손실을 최소화하는 것이[0003]
필요하게 되었다.
발명의 내용
해결 하고자하는 과제
본 발명은 상기한 요구를 해결하기 위한 것으로서, 본 발명은 전류원을 가지고 고주파 인버터 스위칭시 발생하[0004]
는 스위칭 손실을 저감하는 것을 목적으로 한다.
또한, 본 발명은 플라즈마 부하에 적합한 전류형 인버터 개발을 목적으로 한다.[0005]
과제 해결수단
본 발명에서는 상기한 목적을 달성하기 위하여,[0006]
입력되는 교류 신호를 정류하는 정류부와; 상기 정류부에서 출력되는 신호를 필터링하기 위해 인덕터(L)와 콘덴[0007]
서(C)로 구성된 필터부와; 상기 필터부의 콘덴서(C)에 병렬로 연결되고, 콘덴서(Czvs)와 인덕터(Lzvs)의 직렬
공진 회로로서 상기 콘덴서(Czvs)와 상기 인덕터(Lzvs) 사이에 스위치(SWzvs)가 추가되어 있는 스위칭 손실 저
감부와; 4 개의 스위칭 소자가 H 브리지 형으로 형성되고, 상기 스위칭 손실 저감부와 병렬 연결되고, 제어부의
스위칭 제어 신호에 따라 상기 필터부에서 출력된 신호를 펄스 신호로 변환하여 출력하는 펄스 출력부와; 상기
스위칭 손실 저감부의 하부 단자와 상기 펄스 출력부의 하부 단자 사이에 직렬로 연결되는 전류원과; 상기 콘덴
서(Czvs)와 상기 스위치(SWzvs) 사이의 제1 노드와 상기 전류원과 상기 펄스 출력부 사이의 제2 노드 사이에
형성된 다이오드(DBLK)와; 상기 스위칭 손실 저감부 및 상기 펄스 출력부의 스위칭 동작을 제어하기 위한
제어부;를 포함하는 펄스 전원 장치가 제시되고,
상기 다이오드(DBLK)는 제1 노드에 애노드가, 제2 노드에 캐소드가 연결되는 것을 특징으로 하고,[0008]
상기 스위치(SWzvs)에 인가되는 스위칭 제어 신호는 상기 펄스 출력부의 4개의 스위칭 소자가 동시에 단락되는[0009]
순간에 일정 시간 동안 On 되도록 하는 것을 특징으로 하고,
상기 일정 시간은 상기 펄스 출력부의 출력이 일시 중지되는 시간보다 짧고, 상기 스위칭 손실 저감부의 직렬[0010]
공진 회로의 공진주파수의 주기와 같은 것을 특징으로 하고,
상기 전류원은 인덕터인 것을 특징으로 하고,[0011]
상기 펄스 출력부의 스위칭 소자 및 상기 스위칭 손실 저감부의 스위치는 전계효과트랜지스터(FET)인 것을 특징[0012]
으로 하고,
상기 스위치(SWzvs)가 On 상태인 경우에는 상기 인덕터(Lzvs)에서 상기 콘덴서(Czvs) 방향으로 전류가 흐르고,[0013]
상기 스위치(SWZVS)가 Off 상태인 경우에는 상기 다이오드(DBLK)를 통해 전류가 흐르는 것을 특징으로 한다.
효 과
본 발명에 따르면,[0014]
등록특허 10-1048646
- 4 -
첫째, 스위칭 손실을 저감하므로 스위칭의 온도상승을 억제할 수 있고,[0015]
둘째, 전류원을 가지고 있기 때문에 플라즈마 부하에 적합한 출력을 발생할 수 있고,[0016]
셋째, 저손실 스위칭 기법을 통해 장치의 내구성 향상에 기여할 수 있고,[0017]
넷째, 대용량 플라즈마 전원장치 개발을 가능하게 할 수 있는 효과가 있다.[0018]
발명의 실시를 위한 구체적인 내용
이하에서는 첨부한 도면을 참조하면서 본 발명의 실시예에 대한 구성 및 작용을 상세하게 설명하기로 한다.[0019]
도 1은 본 발명의 실시예에 따른 플라즈마용 펄스 전원 장치의 블록 구성도이다.[0020]
도면에서 알 수 있듯이, 정류부(10), 필터부(20), 스위칭 손실 저감부(30), 전류원(40), 펄스출력부(50), 제어[0021]
부(60)를 포함하여 구성될 수 있다.
정류부(10)는 3상 교류입력을 공급받아 직류로 정류한다.[0022]
필터부(20)는 상기 정류부(10)에서 정류된 신호를 원하는 형태로 필터링한다. 필터부는 상기 정류부(10)와 직렬[0023]
로 연결되는 인덕터(L)와 상기 정류부(10)와 병렬로 연결되는 콘덴서(C)로 구성될 수 있다.
스위칭 손실 저감부(30)는 펄스출력부(50)에서의 스위칭시 발생하는 고전압에 대한 스위칭 손실을 줄이기 위한[0024]
것으로서 공진주파수가 1MHz인 Half 공진회로를 이용한다.
전류원(40)은 펄스출력부(50)에서 출력되는 전류를 펄스 파형으로 만들기 위한 것이다. 이때 전류원은 전류원[0025]
역할을 수행하는 수동소자인 인덕터를 사용하는 것이 바람직하다.
이는 H 브리지 형 펄스 출력부에서 ARM Short가 발생 시 인덕터에 에너지를 저장하였다가 출력시 펄스형 전류[0026]
파형을 만들고 플라즈마 부하에 필요한 Ignition전압(높은 전압)을 인가함으로써 플라즈마 부하에 적합한 출력
을 하기 위한 것이다. 또한, 펄스출력부의 초기 출력시 전류를 펄스 파형에 가깝게 하기 위해서는 높은 전압이
인가되어야 하는데 이를 완화하기 위한 것이다.
펄스출력부(50)는 제어부(60)의 제어 신호에 따라 필터부(20)에서 필터링된 신호를 펄스 파형으로 출력한다.[0027]
제어부(60)는 스위칭 손실 저감부(30) 및 펄스출력부(50)에 각각 스위칭 제어 신호(S1, S2)를 인가하여 스위칭[0028]
을 제어한다.
도 2는 도 1의 펄스출력부에 대한 상세 회로도이다.[0029]
펄스출력부는 스위칭 소자인 FET 4개(1, 2, 3, 4)가 H 브리지 형으로 이루어지고 각 스위칭 소자에는 다이오드[0030]
가 각각 병렬로 연결되어 있고, H 브리지의 중간 2개의 노드에서 출력 전압(Vout), 출력 전류(Iout)를 인출하게
된다. 여기서 제어부는 도시되지 않았다.
4개의 스위칭 소자 각각의 게이트에 상기 제어부(60)로부터 게이트 제어 신호(도 1의 S2, 여기서 S2는 4개의 게[0031]
이트를 각각 제어하기 위해 4개의 제어신호로 이루어진다)가 인가됨에 따라 각각의 스위치는 On/Off 되며, 각
스위치의 On/Off 상태 조합에 따라 펄스 전압이 출력된다.
도 3은 도 1의 블럭 구성도에 대한 상세 회로도이다. 여기서 제어부는 도시되지 않았다.[0032]
먼저, 스위칭 손실 저감부를 보면, 콘덴서(Czvs)와, 콘덴서와 직렬로 연결되는 스위치(SWzvs)와, 스위치(SWzv[0033]
s)와 직렬로 연결되는 두 개의 다이오드(Dzvs)와, 두 개의 다이오드와 직렬로 연결되는 인덕터(Lzvs)로 이루어
진다.
스위치(SWzvs)는 FET이며, 제어부로부터 게이트 제어 신호(도 1의 S1)를 인가받아 스위칭 동작을 하며, 다이오[0034]
드가 병렬연결되어 있다.
다음으로, 전류원은 수동 소자인 인덕터(Lsource)로 구성된다.[0035]
다음으로, 상기 콘덴서(Czvs)와 상기 스위치(switch) 사이의 제1 노드와 상기 전류원 인덕터(Lsource)와 펄스출[0036]
력부 사이의 제2 노드에 연결되고, 제1 노드에 애노드가, 제2 노드에 캐소드가 각각 연결되는 다이오드(DBLK)가
포함된다.
등록특허 10-1048646
- 5 -
도 4는 본 발명의 실시예에 따른 펄스 전원 장치의 스위칭 타이밍도이다.[0037]
펄스출력부의 스위칭 소자의 게이트 제어 신호(1.Gate, 2.Gate, 3.Gate, 4.gate)와, 게이트 제어 신호에 동기되[0038]
어 발생하는 스위칭 손실 저감부의 스위칭 소자의 게이트 제어 신호(GATEzvs)와, 펄스출력부에서 출력되는 전압
및 전류의 관계가 나타내어진다.
상기 스위칭 손실 저감부의 스위칭 소자의 게이트 제어 신호는 펄스출력부의 4개의 스위치가 동시에 Short 상태[0039]
가 되는 시점에서 발생하여 1㎲의 폭을 가진 스위칭 동작 펄스를 갖는다.
이때, 펄스 출력부의 정( )의 출력과 부(-)의 출력 사이의 출력 정지 구간이 최소 1.5㎲이기 때문에 스위칭 손[0040]
실 저감부에서의 공진은 1㎲이내의 공진이 이루어져야 스위칭 손실 저감부가 펄스 출력부에서의 스위칭 손실을
최소화할 수 있고 스위칭 손실 저감부의 파손을 방지할 수 있기 때문에 1MHz의 공진을 이용하는 것이 바람직하
다.
도 5는 본 발명에 따른 펄스 전원 출력과 스위칭 손실 저감부에서의 스위칭 타이밍도이다.[0041]
스위칭 손실 저감부의 스위치가 On 되는 1㎲ 동안 스위칭 손실 저감부에 전류 Izvs가 흐름과 동시에 콘덴서[0042]
(Czvs)의 양단 전압 Vzvs가 일정 수준으로 낮아졌다가, 출력 전압이 발생하는 시점에 콘덴서(Czvs)는 다시 원래
대로 충전된다.
본 발명은 전류원을 가진 펄스출력부가 스위치 Off되었을 시에 고전압 스위칭 손실을 최소화하기 위하여 방전[0043]
경로와 충전 경로를 달리하여 스위칭 손실 저감부의 콘덴서의 전압을 펄스출력부의 스위치의 Off 스위칭 전에
낮은 전위를 유지하게 함으로써 스위치 Off시 손실을 줄이기 위한 것이다.
이하에서는 도 3, 도 4, 도 5를 참조하면서 본 발명에 따른 스위칭 손실 저감에 대한 동작을 설명하기로 한다.[0044]
1) 스위치 1,2,3,4의 단락시 스위치 SWzvs를 On하여 Czvs를 방전하여 전압 Vzvs를 낮춘다.[0045]
2) 1㎲ 후 스위치 SWzvs를 Off시켜 Vzvs의 전압이 낮아진 상태로 유지한다.(이때 다이오드 DBLK에 의해 Czvs에[0046]
충전되는 것을 블로킹한다)
3) 스위치 1, 4를 Off할 시에 낮아진 Vzvs 전압에서 Off 스위칭하여 출력이 이루어지고 Icharge 전류에 의해[0047]
Czvs에 필터부의 콘덴서(C)의 전압이 충전된다.
4) 다시 스위치 1,2,3,4의 단락시 스위치 SWzvs를 On하여 Czvs를 방전하여 전압 Vzvs를 낮춘다.[0048]
5) 1㎲ 후 스위치 SWzvs를 Off시켜 Vzvs의 전압이 낮아진 상태로 유지한다.(이때 다이오드 DBLK에 의해 Czvs에[0049]
충전되는 것을 블로킹한다)
6) 스위치 2,3을 Off할 시에 낮아진 Vzvs 전압에서 Off 스위칭하여 출력이 이루어지고 Icharge 전류에 의해[0050]
Czvs에 필터부의 콘덴서(C)의 전압이 충전된다.
7) 위 1)에서 6)의 동작을 반복하여 스위치 Off동작에 의한 출력시 스위칭 손실을 최소화하여 펄스 출력을 형성[0051]
하게 된다.
본 발명은 다양하게 변형될 수 있고 여러 가지 형태를 취할 수 있으며 상기 발명의 상세한 설명에서는 그에 따[0052]
른 특별한 실시예에 대해서만 기술하였다. 하지만 본 발명은 상기 발명의 상세한 설명에서 언급된 특별한 형태
로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 첨부된 청구범위에 의해 정의되는 본 발명의 기술적 범
위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
도면의 간단한 설명
도 1은 본 발명의 실시예에 따른 플라즈마용 펄스 전원 장치의 블록 구성도이다.[0053]
도 2는 도 1의 펄스출력부에 대한 상세 회로도이다.[0054]
도 3은 도 1의 블럭 구성도에 대한 상세 회로도이다.[0055]
도 4는 본 발명의 실시예에 따른 펄스 전원 장치의 스위칭 타이밍도이다.[0056]
도 5는 본 발명에 따른 펄스 전원 출력과 스위칭 손실 저감부에서의 스위칭 타이밍도이다.[0057]
등록특허 10-1048646
- 6 -
< 도면의 주요 부호에 대한 설명 >[0058]
10 : 정류부 20 : 필터부[0059]
30 : 스위칭 손실 저감부 40 : 전류원[0060]
50 : 펄스 출력부 60 : 제어부[0061]
도면
도면1
도면2
등록특허 10-1048646
- 7 -
도면3
도면4
등록특허 10-1048646
- 8 -
도면5
등록특허 10-1048646
- 9 -